El desarrollo de procesadores y aceleradores cada vez más complejos está impulsando nuevas formas de integrar sistemas electrónicos. Una de ellas es la arquitectura basada en chiplets, que permite construir un dispositivo a partir de varios chips especializados en lugar de concentrar todas las funciones en un único circuito integrado.
Este enfoque permite combinar bloques fabricados con diferentes tecnologías de proceso, aumentar la capacidad de integración y adaptar la arquitectura a las necesidades de cada producto. Sin embargo, dividir un sistema en varios chips también introduce nuevos retos de ingeniería.
Las comunicaciones entre dies (un die (o troquel) es la pequeña pieza rectangular de silicio sobre la que se fabrican los circuitos integrados y transistores), la distribución de alimentación, la gestión térmica y las pruebas del conjunto pasan a ser aspectos fundamentales del diseño. Además, las decisiones sobre el encapsulado condicionan el rendimiento eléctrico y la fiabilidad del sistema completo.
En este artículo analizamos los principales problemas de diseño que aparecen al utilizar chiplets y qué aspectos deben tenerse en cuenta para desarrollar sistemas electrónicos basados en esta arquitectura.
Qué es un chiplet y cuándo interesa frente a un SoC monolítico
Un chiplet es un circuito integrado diseñado para funcionar como parte de un sistema electrónico formado por varios dies interconectados dentro de un mismo encapsulado.
En una arquitectura monolítica, las funciones principales del sistema se integran en un único die de silicio. En cambio, una arquitectura basada en chiplets distribuye esas funciones entre varios chips que se comunican mediante interconexiones de alta densidad.
Por ejemplo, un sistema puede incorporar chiplets dedicados al procesamiento, la memoria caché y las interfaces de entrada y salida. Cada bloque puede desarrollarse y fabricarse con criterios diferentes, siempre que las interfaces y los requisitos de integración sean compatibles.
Qué ventajas ofrece una arquitectura basada en chiplets
Una de sus principales ventajas es la posibilidad de utilizar distintas tecnologías de fabricación dentro de un mismo producto. Los bloques de procesamiento pueden necesitar una tecnología avanzada, mientras que determinadas funciones de entrada y salida pueden implementarse de forma eficiente con un proceso diferente.
También permite reutilizar diseños existentes, escalar determinadas partes del sistema y crear productos con diferentes configuraciones a partir de una plataforma común.
Esta estrategia se utiliza en procesadores y aceleradores de alto rendimiento. La arquitectura AMD CDNA, por ejemplo, combina chiplets de procesamiento con funciones de memoria y entrada/salida mediante tecnologías de encapsulado avanzado. Puedes consultar ejemplos en la documentación oficial de AMD sobre la arquitectura CDNA.
No obstante, los chiplets no son automáticamente más económicos, eficientes o fáciles de fabricar. Sus ventajas dependen de la arquitectura, el coste del encapsulado, el rendimiento de fabricación y la complejidad de las interconexiones.
Chiplets, encapsulado multichip y SoC: no son exactamente lo mismo
Conviene distinguir entre un sistema monolítico, un módulo multichip y una arquitectura diseñada específicamente con chiplets. Un encapsulado multichip puede reunir varios componentes independientes sin que necesariamente formen una arquitectura modular de semiconductores. El enfoque de chiplets, en cambio, busca integrar bloques funcionales mediante interfaces definidas y una planificación conjunta de la arquitectura.
La integración puede realizarse mediante diferentes tecnologías. En un encapsulado 2.5D, varios dies se sitúan sobre un interposer o una estructura de interconexión que facilita las comunicaciones. En una arquitectura 3D, los dies se apilan verticalmente y se conectan mediante interconexiones específicas, como las uniones híbridas o las conexiones verticales de alta densidad.
La elección entre ambas arquitecturas debe considerar el rendimiento, el consumo, el coste, la escalabilidad y la complejidad de fabricación. El primer reto aparece cuando los distintos chips necesitan intercambiar grandes cantidades de información con latencias reducidas.
Interconexiones die-to-die: el primer reto
En una arquitectura basada en chiplets, las comunicaciones entre dies forman parte esencial del sistema. No basta con que cada chip funcione correctamente de manera independiente: también debe intercambiar información con los demás de forma fiable y eficiente.
Estas comunicaciones se realizan mediante interconexiones die-to-die, diseñadas para proporcionar el ancho de banda y la latencia necesarios para la aplicación.
Ancho de banda, latencia y consumo
Los chiplets pueden necesitar intercambiar datos de manera continua. En un procesador, por ejemplo, las comunicaciones entre núcleos, cachés y bloques de entrada/salida pueden afectar directamente al rendimiento.
Para evaluar una interconexión conviene considerar tres parámetros:
- Ancho de banda: cantidad de datos que puede transferirse por unidad de tiempo.
- Latencia: tiempo necesario para completar una comunicación.
- Energía por bit: energía consumida al transmitir cada unidad de información.
Aumentar el número de conexiones o la velocidad de transmisión puede mejorar el ancho de banda, pero también incrementa las exigencias sobre el diseño eléctrico y la distribución de alimentación.
Por otra parte, una interconexión rápida no garantiza por sí sola un sistema eficiente. Si la arquitectura obliga a transferir continuamente grandes cantidades de datos entre chiplets, el consumo asociado a las comunicaciones puede reducir parte de las ventajas obtenidas mediante la especialización de los bloques.
Por eso, la distribución de funciones debe considerar no solo la capacidad de cálculo de cada die, sino también cuánto y con qué frecuencia necesita comunicarse con los demás.
El papel de UCIe en la interoperabilidad
Uno de los objetivos de la industria es facilitar la comunicación entre chiplets desarrollados por distintos fabricantes. Para ello, el estándar Universal Chiplet Interconnect Express (UCIe) define una base común para las interconexiones die-to-die, incluyendo aspectos de la capa física, los protocolos y la pila de software.
El estándar busca facilitar la integración de componentes compatibles y favorecer un ecosistema en el que los diseñadores puedan combinar distintos bloques de semiconductores.
La especificación y sus diferentes versiones contemplan también aspectos relacionados con la gestión, la validación y la testabilidad de los sistemas multichip. Puedes consultar sus características en la página oficial de UCIe Consortium.
Sin embargo, disponer de una interfaz estandarizada no elimina todos los problemas de integración. La compatibilidad real depende de la versión implementada, las características admitidas por cada componente, los requisitos eléctricos y la configuración del encapsulado.
Además, la arquitectura debe definir cómo se inicializan los enlaces, cómo se gestionan los errores y qué ocurre cuando una interconexión no funciona correctamente.
Integridad de señal y sincronización
Las interconexiones entre chiplets deben transportar señales digitales con suficiente margen eléctrico y temporal para que los datos puedan recibirse correctamente.
Aunque algunas conexiones internas son mucho más cortas que las pistas de una PCB convencional, pueden operar a velocidades muy elevadas y utilizar geometrías de interconexión extremadamente reducidas. Por ello, la integridad de señal sigue siendo un factor crítico.
Pérdidas, diafonía y ruido
Las señales de alta velocidad pueden sufrir atenuación durante la transmisión. También pueden aparecer reflexiones, acoplamientos entre líneas y perturbaciones procedentes de otras señales o de la alimentación.
Estos efectos dependen de la geometría de las interconexiones, los materiales, las terminaciones, las transiciones y las características de los transmisores y receptores.
En un encapsulado avanzado, el diseño debe considerar conjuntamente las pistas del sustrato, las conexiones verticales, las estructuras del interposer y las interfaces de cada die.
No se trata simplemente de aplicar las reglas habituales de enrutamiento de una PCB. Las dimensiones y los materiales son diferentes, por lo que los modelos eléctricos y las herramientas de simulación deben corresponder a la tecnología de encapsulado utilizada.
Aun así, existen fundamentos compartidos con el diseño de placas de alta velocidad. Conceptos como la adaptación de impedancias, la diafonía y las pérdidas también son relevantes en las interconexiones de chiplets.
Si quieres profundizar en los principios aplicables al diseño de placas, puedes enlazar este apartado con el artículo Consejos para el enrutamiento (routing) eficiente en PCB.
Sincronización y márgenes de temporización
Además de recibir correctamente los niveles eléctricos, el sistema debe interpretar los datos en el momento adecuado.
Las diferencias de retardo entre señales, las variaciones del proceso de fabricación y los cambios de temperatura o tensión pueden reducir los márgenes temporales disponibles.
Por eso, una interconexión debe validarse en las condiciones de funcionamiento previstas, incluyendo los escenarios más exigentes. Según la arquitectura, pueden ser necesarios mecanismos de calibración, recuperación del reloj, entrenamiento del enlace y detección de errores.
La complejidad aumenta cuando varios chiplets necesitan comunicarse de manera coordinada. En estos casos, los problemas de temporización pueden afectar al rendimiento global aunque cada bloque funcione correctamente por separado.
Alimentación y gestión térmica
La integración de varios dies dentro de un mismo encapsulado concentra diferentes fuentes de consumo y generación de calor en un espacio reducido.
Esto introduce dos retos relacionados: distribuir la alimentación de forma estable y mantener la temperatura dentro de los límites de funcionamiento de cada componente.
Distribución de potencia y caída de tensión
Los dies de procesamiento pueden demandar corrientes elevadas y presentar cambios rápidos en su consumo. Las interconexiones de alimentación deben proporcionar la corriente necesaria sin generar caídas de tensión que comprometan el funcionamiento.
La resistencia de las conexiones, la inductancia de los caminos de corriente y la respuesta transitoria de la red de alimentación influyen en la integridad de potencia.
El diseño debe considerar la distribución de alimentación dentro de cada die, las conexiones del encapsulado, los condensadores de desacoplo y la alimentación procedente de la placa principal.
En una arquitectura multichip, los requisitos de cada bloque pueden ser diferentes. Un die de entrada/salida y otro de procesamiento pueden trabajar con tensiones, perfiles de consumo y necesidades de desacoplo distintos.
Por ello, la distribución de potencia debe planificarse como parte de la arquitectura global. No basta con comprobar que la tensión nominal de entrada es correcta: también hay que verificar el comportamiento durante los cambios de carga.
Disipación térmica y puntos calientes
Cada die genera calor durante su funcionamiento, pero no todos los bloques presentan la misma densidad de potencia.
Un chiplet de procesamiento puede concentrar una elevada carga térmica en una superficie reducida, mientras que otros bloques generan menos calor o presentan patrones de actividad diferentes.
La disposición física de los dies condiciona la propagación térmica. En un encapsulado 2.5D, el interposer y las estructuras de soporte influyen en los caminos de conducción del calor. En una arquitectura 3D, los dies apilados pueden dificultar la evacuación térmica de los elementos situados en posiciones menos favorables.
También deben considerarse las diferencias de expansión térmica entre materiales. Los ciclos de calentamiento y enfriamiento pueden generar tensiones mecánicas que afectan a las uniones y a la fiabilidad del encapsulado.
La gestión térmica no debe resolverse únicamente al final del diseño. La distribución de los chiplets, los materiales del encapsulado, el sistema de refrigeración y los límites de funcionamiento deben estudiarse conjuntamente.
Para profundizar en estos problemas de fabricación, encapsulado y validación, resulta útil la información técnica de Intel Foundry sobre investigación en encapsulado avanzado y test.
Encapsulado avanzado y diseño de la PCB
El encapsulado es el elemento que permite conectar físicamente los chiplets y llevar sus señales y alimentación hacia el exterior. Su diseño condiciona las prestaciones eléctricas, térmicas y mecánicas del conjunto.
Por eso, el encapsulado no puede considerarse una etapa independiente de la arquitectura del semiconductor.
Diferencias entre encapsulado 2.5D y 3D
En una solución 2.5D, los dies suelen colocarse uno junto a otro y se conectan mediante una estructura de interconexión de alta densidad, como un interposer de silicio o un puente de interconexión.
Este enfoque facilita la comunicación entre los chips y puede ofrecer una elevada densidad de conexiones sin apilar necesariamente todos los dies verticalmente.
En una arquitectura 3D, los dies se apilan y se conectan verticalmente mediante tecnologías específicas. Esto permite aumentar la densidad de integración y acortar determinadas conexiones, aunque también introduce restricciones térmicas, mecánicas y de fabricación.
La elección depende de la aplicación, el ancho de banda necesario, el consumo, el coste y la disponibilidad de la tecnología de encapsulado.
Qué cambia al conectar el encapsulado con la PCB
Aunque los enlaces internos del encapsulado concentran buena parte de la complejidad, la placa de circuito impreso sigue siendo fundamental.
La PCB debe proporcionar las conexiones externas, la alimentación y las señales necesarias para que el encapsulado funcione dentro del sistema. En diseños de alto rendimiento, esto puede exigir un análisis detallado de las rutas de señal, los planos de alimentación, el desacoplo y la gestión térmica.
También hay que considerar la distribución de pines del encapsulado, las restricciones mecánicas y los requisitos de montaje.
La planificación debe ser coherente entre los distintos niveles: die, encapsulado, PCB y sistema final. Un diseño que optimiza únicamente uno de ellos puede trasladar los problemas a otra parte del producto.
Testabilidad, rendimiento de fabricación y fiabilidad
Una arquitectura con varios chiplets también modifica la forma de comprobar y validar el producto. Ya no basta con verificar un único die y asumir que el conjunto funcionará correctamente una vez ensamblado.
Cada chip debe cumplir sus especificaciones, las interconexiones deben funcionar correctamente y el sistema integrado debe superar las pruebas correspondientes.
Comprobar los dies antes del ensamblaje
Las pruebas realizadas antes de integrar los dies permiten identificar componentes defectuosos antes de invertir recursos en el ensamblaje del encapsulado.
Este aspecto es importante porque el coste de fabricación de un sistema multichip puede ser elevado. Si un die defectuoso se detecta después de ensamblar todos los componentes, parte del valor añadido del proceso puede perderse.
La estrategia de prueba debe equilibrar la cobertura de defectos, el tiempo de ensayo y el coste de las operaciones de fabricación.
Sin embargo, comprobar cada die por separado no garantiza que el sistema completo funcione correctamente. Algunas incidencias solo aparecen después de establecer las interconexiones o cuando los diferentes bloques trabajan conjuntamente.
Validación del conjunto
Una vez ensamblado el encapsulado, es necesario verificar las comunicaciones entre chiplets, las funciones del sistema, el consumo y el comportamiento térmico.
También conviene evaluar los márgenes de funcionamiento y los mecanismos de recuperación ante errores, especialmente en aplicaciones donde la fiabilidad es crítica.
La estrategia puede incluir pruebas eléctricas, ensayos funcionales, comprobaciones térmicas y validaciones de fiabilidad. Los métodos concretos dependen del producto y de los requisitos del fabricante.
Este enfoque guarda relación con los principios de diseño para testabilidad, aunque las técnicas empleadas en semiconductores y encapsulados avanzados son diferentes de las utilizadas en una PCB ensamblada convencional.
Qué cambia en el flujo de diseño electrónico
El desarrollo de un sistema basado en chiplets exige coordinar decisiones que tradicionalmente podían abordarse de forma más independiente.
La arquitectura de los dies, las interfaces de comunicación, el encapsulado, la alimentación y la gestión térmica deben definirse teniendo en cuenta sus interacciones.
Esto implica trabajar con modelos eléctricos y térmicos desde etapas tempranas, revisar los requisitos de las interconexiones y validar los márgenes de funcionamiento antes de cerrar el diseño.
También aumenta la importancia de la colaboración entre los equipos de diseño de semiconductores, encapsulado, PCB, firmware y validación.
Aunque los chiplets no forman parte del flujo habitual de todos los proyectos de diseño electrónico, su desarrollo ilustra una tendencia relevante: a medida que aumenta la complejidad de los productos, las decisiones de hardware requieren una visión cada vez más integrada.
Si estás interesado en cómo se coordinan estas fases en el desarrollo de productos, puedes consultar el artículo de KensoCircuits Qué incluye un servicio de diseño electrónico profesional.
Conclusión
Los chiplets permiten construir sistemas electrónicos a partir de bloques especializados, combinar tecnologías de fabricación y escalar determinadas funciones de forma independiente. Sin embargo, estas ventajas dependen de resolver correctamente los problemas de integración.
Las interconexiones die-to-die, la integridad de señal, la distribución de alimentación, la gestión térmica y la testabilidad son algunos de los aspectos que más condicionan el resultado.
La clave está en tratar el die, el encapsulado y la PCB como partes relacionadas de un mismo sistema. La arquitectura debe definirse teniendo en cuenta las comunicaciones, el consumo, las limitaciones físicas y los requisitos de fabricación y validación.
De esta forma, los chiplets no son simplemente una manera de dividir un circuito integrado en varios chips, sino una estrategia de diseño que exige coordinar cuidadosamente todos los niveles de integración.
¿Necesitas desarrollar un producto electrónico con requisitos térmicos exigentes?
El diseño de una PCB va mucho más allá de conectar componentes. La distribución de potencia, la integridad de señal y la gestión térmica influyen directamente en la fiabilidad del producto. En sistemas con varios chips o procesadores de alto rendimiento, estos aspectos requieren especial atención desde las primeras fases del diseño.
En KensoCircuits te ayudamos a convertir tus ideas en soluciones electrónicas funcionales y preparadas para su fabricación.
Nuestro equipo puede acompañarte desde la selección de componentes hasta el diseño de hardware y la validación del prototipo. ¿Tienes un proyecto en marcha?
Preguntas frecuentes
¿Qué diferencia hay entre un chiplet y un SoC?
Un SoC monolítico integra sus principales funciones en un único die (un die (o troquel) es la pequeña pieza rectangular de silicio sobre la que se fabrican los circuitos integrados y transistores). Una arquitectura basada en chiplets distribuye esas funciones entre varios dies conectados dentro de un encapsulado común.
¿Qué ventajas ofrece utilizar chiplets?
Permiten combinar diferentes tecnologías de fabricación, reutilizar bloques de diseño y escalar determinadas funciones de manera independiente. Las ventajas reales dependen del coste del encapsulado, la arquitectura y los requisitos del sistema.
¿Qué es UCIe?
UCIe es un estándar abierto para interconexiones die-to-die que busca facilitar la interoperabilidad entre chiplets compatibles. Define aspectos de la capa física, los protocolos y la pila de software.
¿Por qué es importante la gestión térmica en un sistema con chiplets?
Porque varios dies pueden concentrar fuentes de calor distintas dentro de un encapsulado reducido. Su disposición física y los materiales utilizados influyen en la temperatura alcanzada y en la fiabilidad del sistema.
¿Qué relación tienen los chiplets con el diseño de PCB?
La PCB proporciona alimentación y conexiones externas al encapsulado. Su diseño debe ser compatible con los requisitos eléctricos, mecánicos y térmicos del sistema, aunque las interconexiones internas del encapsulado requieren técnicas específicas.
¿Todos los sistemas electrónicos necesitan chiplets?
No. Una arquitectura monolítica puede ser más sencilla y adecuada para muchos productos. Los chiplets resultan interesantes cuando la modularidad, la escalabilidad o la combinación de tecnologías justifican la complejidad adicional del encapsulado y la integración.
En KensoCircuits te ayudamos a convertir tus ideas en soluciones electrónicas funcionales y preparadas para su fabricación.
Nuestro equipo puede acompañarte desde la selección de componentes hasta el diseño de hardware y la validación del prototipo.